Paralelni algoritmi (4. i 5. godina/ I, R smer) | ||||||
jelenagr@matf.bg.ac.rs
|
||||||
|
AKTUELNOSADRŽAJ VEŽBI (po dvočasima i poglavljima) Da se podsetimo - paralelno procesiranje, superskalari, multhithreading i multicore Paralelizam - nivo instrukcija Data flow model izračunavanja Data flow model - petlja Data flow mašina Max compiler optimizacija VLSI i VHDL VHDL - deo 2 VHDL - deo 3 (uvod u sabirač) VHDL primer - design (signali i promenljive) VHDL primer - design (signali i promenljive) Analiza signala i promenljivih, seminarski rad (hint) Resursi procesora - primeri Digitalna logika - podsecanje Registri i flip flopovi VLSI (pitanja za usmeni, ETF) Parelilizacija i sistolicka arhitektura (sa VM site-a) Algoritmika i paralelni model Paralelni algoritmi za mreže računara Systolic Vm (1) Systolic Vm (2) Systolic Vm (3) |
|||||
| |
AKTUELNO. Web IDE - control flow paradigm |
Jelena Hadži Purić - naslovna | Project management |